6 维持阻塞 D 触发器
在前面,我提到在大型和超大型红石电路中延时现象是十分严重的,于是我们必须使用很低频率的时钟信号。而在某些红石电路中,时钟信号的有效存在时间是不定的。当时钟信号长时间处于高电平(准确的说应该是“处于有效状态”,但一般来说,我们制造红石点路时,应该尽量保证时钟端为高电平有效。)时,带时钟同步端的基本“与非门”触发器的状态变化又不受控制了。有可能在一个时钟周期(由“0”跳“1”再跳回“0”)内,触发器的状态就变化了好几次。这种现象被称之为触发器的“空翻”。为了避免“空翻”,研究人员设计了维持阻塞D触发器。